CLIPPEDIMAGE= JP02000252430A

PAT-NO: JP02000252430A

DOCUMENT-IDENTIFIER: JP 2000252430 A TITLE: SEMICONDUCTOR INTEGRATED CIRCUIT

PUBN-DATE: September 14, 2000

INVENTOR-INFORMATION:

NAME COUNTRY

ISHIKAWA, TSUTOMU N/A

KOJIMA, HIROSHI

N/A

ASSIGNEE-INFORMATION:

NAME COUNTRY SANYO ELECTRIC CO LTD N/A

APPL-NO: JP11050734

APPL-DATE: February 26, 1999

INT-CL (IPC): H01L027/04; H01L021/822; H01L021/337; H01L029/808

ABSTRACT:

PROBLEM TO BE SOLVED: To prevent damping at an input pad caused

by parasitic capacitor.

SOLUTION: A current flowing a J-FET2 is increased/decreased as it is driven

according to an input signal, and a parasitic capacitor 4 is charged/

discharged by an input/output signal of a buffer circuit 6 which responds it.

Then the voltages of both poles of a parasitic capacitor 3 change at the same

phase and level, allowing the parasitic capacitor 3 to be ignored. With no

effect from the parasitic capacitor 3, damping in the input signal by the

parasitic capacitor 3 is prevented.

COPYRIGHT: (C) 2000, JPO

(19)日本国特許庁 (JP)

(12) 公開特許公報 (A)

(11)特許出願公開番号 特開2000-252430 (P2000-252430A)

(43)公開日 平成12年9月14日(2000.9.14)


		デーマコート*(参考)
(51) Int.Cl.' H 0 1 L 27/04 21/822 21/337 29/808	體別記号	FI H 5F038
		29/80 審査請求 未請求 請求項の数5 OL (全 4 頁)
(21)出願番号	特顯平11-50734	(71)出歐人 000001889 三洋電機株式会社 大阪府守口市京阪本通2丁目5番5号
(22) 出願日	平成11年2月26日(1999.2.26)	(72)発明者 石川 勉 大阪府守口市京阪本通2丁目5番5号 三 拌電機株式会社内
		(72)発明者 小島 弘 大阪府守口市京阪本通2丁目5番5号 三 洋電機株式会社内
		(74)代理人 100111383 弁理士 芝野 正雅 Fターム(参考) 5F038 AV01 BH08 BH18 CAO3 CA09 DF06 EZ20
		5F102 GA00 GV03

(54) 【発明の名称】 半導体集積回路

(57)【要約】

【課題】 寄生容量に起因する入力パッドでの減衰を防 止する。

【解決手段】 JーFET2が入力信号に応じて駆動さ れると、J-FET2に流れる電流が増減され、それに 応じたバッファ回路6の入出力信号によって寄生容量4 が充放電される。すると、寄生容量3の両極の電圧が同 位相、同一レベルで変化することになり、寄生容量3を 無視することができる。寄生容量3の影響が無くなるの で、寄生容量3による入力信号の減衰を防止することが できる。



BEST AVAILABLE COPY

【特許請求の範囲】 【請求項1】 外部より入力信号が印加されるパッドを 有する半導体集積回路において、

前記パッドに接続される入力段回路と、

入力端が前記パッドに接続されたパッファ回路とを備 え、前記パッドと半導体基板のサブストレートとの間に 発生する寄生容量を充放電するように、前記パッファ回 路の出力端が接続されること特徴とする半導体集積回

【請求項2】 前記入力段回路の入力インピーダンスが ハイインピーダンスに設定されていることを特徴とする 請求項1記載の半導体集積回路。

【請求項3】 さらに、前記入力段回路は、アンプで構 成されることを特徴とする請求項2記載の半導体集積回

【請求項4】 さらに、前記入力段回路は、前記パッド に接続されるゲートを有し、半導体基板上に集積化され た電界効果トランジスタにより構成されることを特徴と する請求項2記載の半導体集積回路。

【請求項5】外部より入力信号が印加されるパッドを有 20 する半導体集積回路において、

前記パッドに接続されるソースフォロワ回路を有し、 該ソースフォロワ回路で前記パッドと半導体基板のサブ ストレートとの間に発生する寄生容量を充放電させるよ うに構成され、かつ前記トランジスタのソースから出力 信号を得ることを特徴とする半導体集積回路。

【発明の詳細な説明】

【発明の属する技術分野】本発明は、入力が高入力イン [0001] ピーダンスに設定される半導体集積回路に関する。

【従来の技術】J-FETは、BIP型素子に比較して [0002] 入力インピーダンスが高く、MOS型FET素子に比較 して静電破壊耐量も高いことから、コンデンサマイクロ ホン等の特定用途などに用いられている。この他にも小 信号増幅用として低周波雑音が少ない事、高周波特性が 良い事等の特性を有している。そして、ディスクリート 型だけでなくBIP-ICに集積化されたJ-FETが

【0003】図3の如くJ-FETを集積化した集積回 開発されている。 路において、外部回路から集積基板上に設けられたパッ ド1を介してJ-FET2のゲートに信号が印加され る。外部からの入力信号により、J-FET2のゲート 電圧が変化して、J-FET2に流れる電流量が変わ る。その電流は負荷抵抗RLによって電圧に変換され、 外部に伝達される。

【発明が解決しようとする課題】図3の回路を集積化す ると、パッド1とサブストレートとの間に寄生容量が2 個発生する。つまり、図4のように示される集積化され 50

たパッドの断面図おいて、2つの分離領域101の間に 島領域102が形成され、島領域102の上にバッドと してのメタル103が形成されている。このように集積 化すると、島領域102とメタル103との間にMOS 容量が発生し、島領域102とサブストレートとの間に ジャンクション容量が発生する。これらの寄生容量を回 路で示すと、図3のようにパッド1とJ-FET2のゲ ートとの接続点が寄生容量3及び4を介して接地される ことになる。パッド1に高出力インピーダンスを有する 素子、例えば小容量のコンデンサを接続した場合、寄生 容量3及び4は、コンデンサの容量に比べ非常に大きい 値になる。特に、図3の回路を特定用途で使用して、入 カパッド1の面積を大きくした場合には、寄生容量がさ らに大きくなるので、コンデンサの容量と寄生容量との 差はさらに顕著となる。寄生容量3及び4により、J-FET2のゲートに印加される入力信号がパッド1で大 きく減衰され、信号を得ることが難しかった。

[0005]

【課題を解決するための手段】本発明は、外部より入力 信号が印加されるパッドを有する半導体集積回路におい て、前記パッドに接続される入力段回路と、入力端が前 記パッドに接続されたバッファ回路とを備え、前記パッ ドと半導体基板のサブストレートとの間に発生する寄生 容量を充放電するように、前記バッファ回路の出力端が 接続されること特徴とする。

【0006】特に、前記入力段回路の入力インピーダン スがハイインピーダンスに設定されていることを特徴と

【0007】さらに、前記入力段回路は、アンプで構成 する。 されることを特徴とする。またさらに、前記入力段回路 は、前記パッドに接続されるゲートを有し、半導体基板 30 上に集積化された電界効果トランジスタにより構成され ることを特徴とする。

【0008】また、外部より入力信号が印加されるパッ ドを有する半導体集積回路において、前記パッドに接続 されるソースフォロワ回路を有し、該ソースフォロワ回 路で前記パッドと半導体基板のサブストレートとの間に 発生する寄生容量を充放電させるように構成され、かつ 前記トランジスタのソースから出力信号を得ることを特

【0009】本発明によれば、バッファ回路の出力信号 徴とする。 またはソースフォロワ回路の出力信号によって、パッド とサブストレートとの間に発生する寄生容量を充放電す るで、等価的に寄生容量を無視することができる。

[0010]

【発明の実施の形態】図1は本発明の実施の形態を示す 図であり、従来例である図3と異なる点は、J-FET 2のソースに定電流源5を接続し、入力がJ-FET2 のソースに、出力が寄生容量3及び4の接続点に接続さ

れるバッファ回路6を備える点にある。 BEST AVAILARIE COPY 3

【0011】図1において、J-FET2のゲートに正振幅の入力信号が印加されると、J-FET2に流れる電流は増加する。すると、定電流源5の電流よりも増加した分がバッファ回路6に供給される。そして、バッファ回路6の出力電流も増加することにより、寄生容量4に電流が供給され、寄生容量4は充電される。寄生容量4が充電されることで、寄生容量3及び4の接続点の電圧が増加する。よって、J-FET2のゲート電圧が増加すると、寄生容量3及び4の接続点電

【0012】逆に、J-FET2のゲートに負振幅の入 10 力信号が印加されると、J-FET2のゲートに負振幅 の入力信号が印加されると、J-FET2に流れる電流 が定電流源5の定電流より減少する。すると、バッファ 回路6の出力電流により、寄生容量4を放電させる。放 電により寄生容量3及び4の接続点の電圧が減少するの で、J-FET2のゲート電圧の減少に応じて寄生容量 3及び4の接続点電圧も減少することになる。

【0013】バッファ回路6を設けることで、寄生容量3の両極を同相で変化させることができる。また、バッファ回路6を調整することにより、寄生容量3及び4の充放電量を調整することで、寄生容量3及び4の接続点の電圧変化を入力信号のレベルと同一に調整することが可能である。寄生容量3の両極電圧を、同相及び同一レベルで振幅させることができるので、寄生容量3の電荷の変化が無くなる。よって、等価的に入力パッド1から見える寄生容量3を無視することができる。その結果、入力信号の減衰に係わる寄生容量は寄生容量4だけになり、入力信号の減衰量を低下させることができる。

【0014】ところで、バッファ回路6としては、J-FET2と同様に高入力インピーダンスに設定される。また、ジャンクション容量である寄生容量4の容量は絶対値で見ると比較的小さいため、バッファ回路6の駆動能力は大きくなくともよい。その為、バッファ回路6を簡単な構成でよいため、素子数を少なく、集積化した場

合にはチップ面積を小さくすることができる。

【0015】さらに、バッファ回路6の駆動能力を大きくする必要はないため、寄生容量4の充放電をJ-FE Tのソース電流によって行うことが可能である。いわゆるJ-FETのソースフォロワ回路によって、寄生容量4の充放電が可能である。このようなJ-FET回路による充放電ができることによって、図1のJ-FET2とバッファ回路6とを兼用することができる。図2にJ-FET2とバッファ回路6とを兼用した実施形態を示す。図2においては、J-FET21のソースから出力信号を取り、かつJ-FET21のソースフォロワ回路で寄生容量4を充放電させる。

【0016】尚、図1及び図2において、集積回路の入力段回路として、J-FET2を用いたが、これに限らない。ハイ入力インピーダンスの入力段回路や、例えばバッファ回路を含むハイ入力インピーダンスのアンプにも、図1や図2の回路を適用することができる。

[0017]

【発明の効果】本発明に依れば、高入力インピーダンス かつ低容量のパッドを形成することができ、パッドにお ける入力信号の減衰を防止することができる。


【図面の簡単な説明】

- 【図1】本発明の実施の形態を示す回路図である。
- 【図2】本発明の他の実施の形態を示す回路図である。
- 【図3】従来例を示す回路図である。
- 【図4】入力パッドを形成する半導体基板の断面図である。

【符号の説明】

- 1 パッド
- $_{\rm 2}$ J-FET
 - 3、4 寄生容量
 - 5 定電流源
- 6 バッファ回路

【図4】



BEST AVAILABLE COPY